文章 ID: 000096428 内容类型: 故障排除 上次审核日期: 2023 年 09 月 12 日

为什么Nios® V/m PIO LED 切换示例设计中缺少引脚分配?

环境

    英特尔® Quartus® Prime Pro Edition
    PIO(并行 I O)英特尔® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

由于英特尔® Quartus® Prime 专业版软件 22.4 版存在问题,您可能会在Nios® V/m PIO LED 切换示例设计的系统 QIP 文件中看到缺少英特尔® Quartus®指针分配,该设计是 Prime 专业版软件中预安装的示例设计之一。这是由于带有预设接口Avalon®并行输入/输出 (PIO) 内核未应用于设计的 Platform Designer 系统中的实例化 IP。

解决方法

要在 英特尔® Quartus® Prime 专业版软件版本 22.4 中解决此问题,请执行以下两个选项之一:

  • 设计
  1. 打开 Platform Designer 系统,在 Platform Designer 的系统视图中选择具有Avalon®接口实例的并行输入/输出 (PIO) 内核

  2. 从“预设”选项卡中,单击手动应用于预设。如果“预设”选项卡不可用,可以通过“视图”>“预设”调用它

  3. 保存生成系统的 HDL

  4. 运行 英特尔® Quartus® Prime Pro 完整编译文件并重新生成 .sof 文件。此 .sof 文件将包含所需的引脚分配详细信息,这些详细信息会将具有Avalon®接口输出端口的并行输入/输出 (PIO) 内核映射到目标 Intel Agilex® 7 F 系列开发套件上的相应 LED。

  • 通过脚本批量执行设计:

  1. 打开设计脚本文件夹中包含的 niosv_pio_qsys_top.tcl 脚本

  2. 注释 行号 308。这将确保正确应用具有Avalon®接口的并行输入/输出 (PIO) 内核的预设

  3. 运行 niosv_pio_qsys_top.tcl 脚本

此问题已在英特尔® Quartus® Prime 专业版软件版本 23.1 中修复。

相关产品

本文适用于 2 产品

英特尔® Agilex™ 7 FPGA 和 SoC FPGA
英特尔® Agilex™ F 系列 FPGA 开发套件

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。