说明
由于英特尔® Quartus® Prime 专业版软件版本 23.2 中存在问题。将M18x19_systolic与预加器和系数 Verilog HDL 配合使用时，您将看到如下所示的错误消息。语言模板。
<模板文件名>.v（46） 处的 Verilog HDL 错误：大小为零或负值
解决方法
要在 英特尔® Quartus® Prime 专业版软件版本 23.2 中解决此问题，请执行以下步骤：
修改 英特尔® Quartus® Prime 专业语言模板中的 RTL - 20 纳米设备的 DSP 功能 - 带预加器和系数的 M18x19_systolic：
从：
注册签名 [COEF_WIDTH-1：0] c4_coef [0];
自：
注册签名 [COEF_WIDTH-1：0] c4_coef[0：0];
或者：
注册签名 [COEF_WIDTH-1：0] c4_coef;
从 英特尔® Quartus® Prime 专业版软件版本 23.3 开始，此问题已得到修复。