说明
由于 Quartus® Prime Pro Edition 软件存在问题，您在为内存子系统 FPGA IP v1.0.0 生成示例设计时，可能会看到以下错误
“mem_ss_0：生成 sim 示例设计文件集时出错。有关详细信息，请参阅模拟/make_sim_design.log”
此 IP 仍在开发中，不建议用于设计或模拟。
解决方法
从 Quartus® Prime Pro Edition 软件版本 23.3 开始，该问题已修复。