文章 ID: 000096026 内容类型: 故障排除 上次审核日期: 2023 年 08 月 14 日

在 Intel Agilex® 7 设备中使用 Prime Pro Edition 软件版本 23.2 时英特尔® Quartus®,为什么我会在 F-Tile 参考时钟和系统 PLL 时钟英特尔 FPGA IP中看到时序违规?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime Edition 软件 23.2 版的 Intel Agilex® 7 设备的 F-Tile 参考时钟和系统 PLL 时钟英特尔® FPGA IP存在问题,您可能会看到类似于以下内容的时序违规。

    松弛 -2.925

    从节点 pll|systemclk_f_0|x_sip|d_cnoc_0_count[5]

    至节点 pll|systemclk_f_0|x_sip|d_refclk_0_count[2]

    启动时钟 altera_int_osc_clk

    锁存时钟 top_auto_tiles|z1577b_x5_y0_n0|hdpldadapt_rx_chnl_21~maib_ss_lib/s0_170_1__core_periphery__data_to_core[63]

    关系 0.800

    时钟偏移 -2.673

    数据延迟 1.027

    在 F-Tile 参考时钟和系统 PLL 时钟英特尔® FPGA IP上取消选中“Refclk #i 在设备配置时和之后处于活动状态”选项时,可能会出现时序违规。

    解决方法

    对于英特尔® Quartus® Prime Pro Edition 软件版本 23.2,可提供修补程序来修复此问题。通过以下链接下载安装补丁 0.17

    该问题计划在未来版本的英特尔® Quartus Prime 专业版软件中修复。

    相关产品

    本文适用于 1 产品

    英特尔® Agilex™ FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。