在 Intel Agilex® 7 设备中使用 Prime Pro Edition 软件版本 23.2 时英特尔® Quartus®，为什么我会在 F-Tile 参考时钟和系统 PLL 时钟英特尔 FPGA IP中看到时序违规？

由于英特尔® Quartus® Prime Edition 软件 23.2 版的 Intel Agilex® 7 设备的 F-Tile 参考时钟和系统 PLL 时钟英特尔® FPGA IP存在问题，您可能会看到类似于以下内容的时序违规。

松弛 -2.925

从节点 pll|systemclk_f_0|x_sip|d_cnoc_0_count[5]

至节点 pll|systemclk_f_0|x_sip|d_refclk_0_count[2]

启动时钟 altera_int_osc_clk

锁存时钟 top_auto_tiles|z1577b_x5_y0_n0|hdpldadapt_rx_chnl_21~maib_ss_lib/s0_170_1__core_periphery__data_to_core[63]

关系 0.800

时钟偏移 -2.673

数据延迟 1.027

在 F-Tile 参考时钟和系统 PLL 时钟英特尔® FPGA IP上取消选中“Refclk #i 在设备配置时和之后处于活动状态”选项时，可能会出现时序违规。

对于英特尔® Quartus® Prime Pro Edition 软件版本 23.2，可提供修补程序来修复此问题。通过以下链接下载并安装补丁 0.17：

• 英特尔® Quartus® Prime Pro Edition 软件 v23.2 补丁 0.17 Windows 版 （.exe）
• 英特尔® Quartus® Prime Pro Edition 软件 v23.2 面向 Linux 的 0.17 补丁 （.run）
• 英特尔® Quartus® Prime Pro Edition 软件 v23.2 补丁 0.17 的自述文件 （.txt）

该问题计划在未来版本的英特尔® Quartus Prime 专业版软件中修复。