说明
由于英特尔® Quartus® Prime 标准版软件 21.1 及更高版本存在问题。在分析和综合期间英特尔® Arria®，如果 PCI Express* IP 的 10 Avalon® 流接口或 PCI Express* IP 英特尔® Arria® 10 Avalon® 内存映射接口实施超过 1 个，则会出现以下错误。
- 错误 （10228）：altpcie_a10_hip_pipen1b_<ip_module_name>.v（4823） 处出现 Verilog HDL 错误：当 PCIe 硬 IP 分配超过 1 个时，模块“ip_module_name”不能声明多次出现。
解决方法
此错误是由输入 pin：perst 连接到两个 PCIe 实例引起的，这些实例是通向这些实例的。为避免此错误，输入引脚：perst 应仅连接到一个 PCIe 实例。 通过 添加新的输入引脚：perst1 并连接到另一个 PCIe 实例来修改 testing_top.v 。
此问题计划英特尔® Quartus® Prime Standard Edition 软件版本 23.1 中修复。