说明
错误 （169029）：引脚使用 I/O 标准 2.5 V，其 VCCIO 要求与该库的 VCCIO 设置或使用 VCCIO 3.3 V 的其他引脚不兼容。
当您将 2.5 V 输入标准引脚放置在由英特尔® Max® 10 中的 3.3 V VCCIO 供电的 I/O 组中时，您将在 英特尔® Quartus® Prime 标准版软件中看到此错误消息。
这是 Quartus® 限制，并非设备限制。这将影响支持英特尔® MAX® 10 台设备的英特尔® Quartus® Prime 标准版软件版本。
解决方法
您可以将 2.5 V 输入标准引脚指定为 3.3 V 输入标准，以避免软件中出现错误。
在硬件上，从上游设备驱动到FPGA输入的输出信号可以是其他 I/O 标准，具有与FPGA输入 VCCIO 不同的 I/O 缓冲电压供应。
请验证输入信号的 VIH/VIL 是否满足输入组的 VCCIO 的 VIH/VIL。
请参阅 英特尔® MAX® 10 通用 I/O 用户指南，了解每个 VCCIO 支持的输入标准列表，以及有关在 英特尔® MAX® 10 设备中使用 Multi-V 功能的相关设计指南。
例如：
您想在由 3.3 V VCCIO 支持的 I/O 组中使用 2.5 V LVCMOS 输入标准。
将 3.3 V LVCMOS 输入标准分配给输入引脚，以避免软件错误。您可以使用硬件上的 2.5 V LVCMOS 输出标准与此输入引脚连接。在硬件上，您可以使用 2.5 V LVCMOS 输出标准与此输入引脚连接，并验证该信号的 VIH/VIL 是否满足 3.3V LVCMOS 的 VIH/VIL。