文章 ID: 000095914 内容类型: 勘误 上次审核日期: 2023 年 12 月 01 日

在高级精确度模式下使用以太网 IEEE 1588 时间时钟英特尔® FPGA IP时,为什么会看到高于 2ns PPS 的输出精度错误?

环境

    Intel® Quartus® Prime Pro Edition
    Ethernet IEEE 1588 Time of Day Clock Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

由于英特尔® Quartus® Prime 专业版软件版本 21.3 存在一个问题,当所选pps_pulse_per_second IOPLL 扫描时钟频率超过周期时钟频率的 1/2 时,以太网 IEEE 1588 当时时钟英特尔® FPGA IP可能会观察到高于预期的 2ns 精度误差。对于 100MHz 扫描时钟,您可能会观察到周期时钟频率低于 200MHz 的问题。基本精度模式不受此问题的影响。

解决方法

要变通解决此问题,请将扫描时钟频率指定为周期时钟频率的一半或更少。

对于 156.25MHz 周期时钟,请选择频率为 78.125MHz 或更低的扫描时钟。

对于 125 MHz 周期时钟,请选择频率为 62.5MHz 或更低的扫描时钟。

此问题已在 英特尔® Quartus® Prime 专业版软件的 23.3 版中修复。

相关产品

本文适用于 2 产品

Intel Agilex® 7 FPGAs and SoC FPGAs
Intel® Stratix® 10 FPGAs and SoC FPGAs

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。