文章 ID: 000095846 内容类型: 兼容性 上次审核日期: 2023 年 08 月 01 日

为什么 CORDIC 英特尔® FPGA IP 在 英特尔® Quartus® Prime 软件的不同版本中编译时报告不同的延迟值?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • CORDIC 英特尔® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime Pro Edition 软件版本 23.1 及更高版本的改进,CORDIC 英特尔® FPGA IP可能会针对相同配置的 CORDIC 英特尔® FPGA IP报告不同的延迟数字。

    解决方法

    要解决此问题,请使用性能选项卡中的组合目标选项,并输入所需的频率和延迟,以获得与以前版本的 IP 的兼容性。

    相关产品

    本文适用于 1 产品

    英特尔® Agilex™ FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。