文章 ID: 000095817 内容类型: 故障排除上次审核日期: 2023 年 08 月 02 日

为什么 Timing Analyzer 在 Clock Network Viewer 中将数据信号显示为基时钟？

环境

错误 ID: 14015989290

Quartus 版本

英特尔® Quartus® Prime Pro Edition

已找到版本: 22.1

BUILT IN - ARTICLE INTRO SECOND COMPONENT

说明

由于英特尔® Quartus® Prime Pro Edition 软件 23.2 及更早版本存在一个问题，您可能会看到 Timing Analyzer 中的 Clock Network Viewer 错误地将某些数据信号显示为基本时钟。

当 Timing Analyzer 检测到定义时钟扇出到数据和时钟端口的 SDC 约束时，就会出现此问题。请务必注意，此行为不会影响相关路径的时序分析。

此问题仅影响英特尔® Stratix® 10 台设备。

解决方法

忽略源自数据引脚的时钟是安全的，如 Clock Network Viewer 中所报告的那样。