文章 ID: 000095756 内容类型: 故障排除 上次审核日期: 2024 年 06 月 18 日

为什么采用 MGBASE-T 以太网设计的 1G/2.5G/5G/10G 多速率以太网 PHY Stratix® 10 FPGA IP 的时间戳精度误差高于预期值?

环境

    英特尔® Quartus® Prime Pro Edition
    1G 2.5G 5G 10G 多速率以太网 PHY
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

由于 Quartus® Prime Pro Edition 软件版本 22.3 存在问题,使用 1G/2.5G/5G/10G 多速率以太网 PHY FPGA IP 的 10 PTP 设计Stratix®可能会出现高时间戳精度错误。此问题将影响 2.5Gbps 及以下的速率。

解决方法

此问题没有解决方法。该问题计划在 Quartus® Prime Pro Edition 软件的未来版本中修复。

相关产品

本文适用于 1 产品

英特尔® Stratix® 10 FPGA 和 SoC FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。