文章 ID: 000095728 内容类型: 错误讯息 上次审核日期: 2023 年 10 月 03 日

内部错误:子系统:CCLK,文件:/quartus/periph/cclk/cclk_gen7_utilities.cpp,行:1589 未在只读原子pr_part上设置全局标志(iterm 错误)

环境

  • 英特尔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime 专业版软件 23.2 中存在一个问题,在 PR 角色实现修订期间,在针对Intel Agilex® 7 F/I 系列FPGA设备进行编译期间,您在部分重配置 (PR) 区域中对 M20K 使用本地路由时钟时,可能会看到此内部错误。

    解决方法

    要解决此问题, 请确保 在进入 PR 分区之前将 时钟提升为全局信号 。PR 分区中不允许 M20K 使用本地路由时钟。

    从英特尔® Quartus® Prime 专业版软件版本 23.3 开始,此问题将修复,将内部错误替换为错误消息。

    注意:此限制不适用于Intel Agilex® 7 M 系列生产设备。

    相关产品

    本文适用于 2 产品

    英特尔® Agilex™ F 系列 FPGA 和 SoC FPGA
    英特尔® Agilex™ 7 FPGA 和 SoC FPGA I 系列

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。