文章 ID: 000095615 内容类型: 错误讯息 上次审核日期: 2024 年 05 月 20 日

内部错误:子系统:TILEIP,文件:/quartus/db/tileip/tileip_writer.cpp,行:3784

环境

  • 英特尔® Quartus® Prime Pro Edition
  • Windows 11, 64-bit*

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于使用 “vsr-mode=VSR_MODE_LOW_LOSS” 约束,F-Tile 低延迟 50G 以太网 FPGA Soft-IP 将无法编译,从而导致 Quartus® Prime Pro Edition 软件版本 23.2 中出现编译错误。

    以下是错误快照。

    解决方法

    要解决此问题,请在 Quartus® Prime Pro Edition 软件版本 23.2 中将 alt_e50_f_hw.qsf 设置更改为 vsr_mode=VSR_MODE_LOW_LOSS

    相关产品

    本文适用于 2 产品

    英特尔® Agilex™ I 系列 FPGA 开发套件
    英特尔® Agilex™ FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。