文章 ID: 000095589 内容类型: 勘误 上次审核日期: 2024 年 11 月 12 日

为什么以太网子系统 FPGA IP 中组合了 PTP 和不支持 PTP 的端口的 F-Tile 变体无法正确模拟?

环境

    英特尔® Quartus® Prime Pro Edition
    接口
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

由于 Quartus® Prime Pro Edition 软件版本 23.2 中存在一个问题,以太网子系统 FPGA IP 中结合了 PTP 和未启用 PTP 的端口的 F-Tile 变体将无法正确模拟。

解决方法

此问题没有解决方法。

该问题已在 Quartus® Prime Pro Edition 软件 24.2 版中修复。

相关产品

本文适用于 1 产品

英特尔® Agilex™ 7 FPGA 和 SoC FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。