从平台设计器脚本生成 AXI 桥FPGA IP 时，为何未保留其参数？

由于 Quartus® Prime 专业版软件 23.1 版中存在一个问题，当从“将系统导出为 Platform Designer 脚本”工具获得的脚本生成 IP 时，参数不会保留。

通过添加 validate_component 行和 save_component 行，修改 Platform Designer 脚本的 AXI Bridge FPGA IP 组件创建部分，如下所示：

add_component axi_bridge_0.ip altera_axi_bridge axi_bridge_0 19.3.0

load_component axi_bridge_0

set_component_parameter_value AXI_VERSION {AXI4-Lite}

validate_component

set_component_parameter_value parameter_1 {值}

set_component_parameter_value parameter_2 {值}

…

save_component

load_instantiation axi_bridge_0

…

该问题计划在 Quartus® Prime Pro Edition 软件的未来版本中修复。