说明
由于英特尔® Quartus® Prime Pro Edition 软件版本 22.4 中存在一个问题，在使用 Questa*-英特尔® FPGA Edition 仿真实例化并行接口 PHY Lite Intel Agilex® FPGA IP 的设计示例时，将出现此错误。
解决方法
要变通解决此问题，请执行以下步骤：
- 在 .../sim/ed_sim/mentor 文件夹下打开 msim_setup.tcl 文件。
- 修改 以下命令：
eval vsim -voptargs=+acc $elabcommand
自
eval VSIM -suppress 2732 -voptargs=+acc $elabcommand
其他信息：
此问题计划在 英特尔® Quartus® Prime 专业版软件的未来版本中修复。