文章 ID: 000095003 内容类型: 错误讯息 上次审核日期: 2023 年 05 月 19 日

在非 AXI 背压模式下配置英特尔® Stratix® 10 MX/NX FPGA高带宽内存 (HBM2) IP 缺失写入响应的原因是什么?

环境

  • 英特尔® Quartus® Prime 设计软件
  • 外部内存接口英特尔® Stratix® 20 FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime Pro 软件版本 21.4 和 22.1 出现问题,如果英特尔® Stratix® 10 MX/NX FPGA高带宽内存 (HBM2) IP 中未启用 AXI 背压,则预期非 AXI 背压模式下的数据丢失可使写入响应功能丢失。

    原因是该架构有可能在一个周期内收到两个写入响应。在非背压模式中,只存在一个周期内的读取响应缓冲。当收到一对写入响应时,会有两个背对背周期,则会发生数据丢失。当结构时钟相对低时,问题最普遍。尽管这降低了接口的写入命令速率,但如果刷新周期导致英特尔® Stratix® 10 MX/NX FPGA 设备 BMC 设备缓冲了大量写入命令,则在刷新完成后,将会有相应的响应。

    为了解决此问题,为每个对该区域具有可忽略不计的影响的伪通道添加了内部 FIFO。

    解决方法

    从 英特尔® Quartus® Prime Pro Edition Software 22.2 版开始修复此问题。

    相关产品

    本文适用于 1 产品

    英特尔® Stratix® 10 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。