文章 ID: 000094887 内容类型: 故障排除 上次审核日期: 2024 年 12 月 07 日

在设计 QSF 中启用 VSR 分配时,为什么在将 PMA REFCLK 设置为 312.5MHz 变体的 PAM4 情况下,F-Tile 以太网 FPGA IP o_rx_pcs_ready失败,PCS 就绪较低?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 Quartus® Prime Pro Edition 软件版本 23.1 中存在一个问题,在 PMA REFCLK 设置为 312.5MHz 的 PAM4 情况下,无法置位 F-Tile 以太网 IP o_rx_pcs_ready ,因为在设计 QSF 中启用 VSR 分配时,在 PCS 就绪较低的情况下,变体出现故障。

    解决方法

    要变通解决此问题,请在设计 QSF禁用 VSR 分配
    该问题计划在 Quartus® Prime Pro Edition 软件的未来版本中修复。

    相关产品

    本文适用于 1 产品

    英特尔® Agilex™ FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。