为什么英特尔 Agilex® 7 SoC FPGA无法访问整个 HPS EMIF 内存空间？

由于 英特尔 Agilex® 7 SoC FPGA 的 u-boot-spl（u-boot-socfPGA-v2022.07 和先前版本）出现问题，当 HPS EMIF 设置为 HPS EMIF IP GUI 中的四分之一速率，而半速率转换器 （HRC） 由 HPS EMIF 自动启用时，可以看到较高的半内存空间与下半内存空间重叠。

该问题会导致 U-Boot、Linux 或系统启动故障中的内存读写故障。

例如，如果 HPS EMIF 设置为 2GB，您始终会以较低的 1GB 从地址 X 获得相同的数据，地址 X+0x4000_0000高达 1GB 以上，例如0x1000_0000和 0x5000_0000。HPS 和 F2H 接口主端都将看到相同的症状。

u-boot-socfPGA-v2022.10 中的问题已得到解决。您可以将 U-Boot 更新到此版本或最新版本。

对于您的 boot-socfpga-v2022.07 和以前的版本， 您可以应用以下更改来修复它：

https://github.com/altera-opensource/u-boot-socfpga/commit/9357894a21f4125f14db4e28910b371a4031a818