文章 ID: 000094690 内容类型: 故障排除 上次审核日期: 2023 年 06 月 15 日

为什么用于 英特尔 Agilex 7 FPGA®的 E-Tile 以太网 IP 在 100G-PAM4 动态重新配置过程中卡住？

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 适用于以太网英特尔® FPGA IP 的
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 英特尔 Agilex 7 FPGA®的 E-Tile 以太网 IP 出现错误，如果在动态重新配置过程中使用 IP 重置 （i_csr_rst_n），则“DR_busy”可能会卡住，“wait_for_ehipg_cfg_load_done”无法实现。重置 IP 无法恢复这种情况。只有重新下载FPGA映像才能恢复该链接。

    解决方法

    此问题从英特尔® Quartus® Prime Pro Edition 软件版本 23.1 开始修复

    相关产品

    本文适用于 1 产品

    英特尔® Agilex™ F 系列 FPGA 和 SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。