说明
当 LVDS SERDES 英特尔® FPGA IP发射器由英特尔® Arria® 10 设备中来自相邻 I/O 存储体的 PLL 驱动时，您可能会出现此错误。
英特尔® Quartus® Prime 专业版软件不允许 I/O PLL 在相邻的 I/O 存储体中驱动发射器通道。这将使时钟路径遍历内核/级联 PLL 时导致 TX 通道出现额外抖动。
解决方法
如果 I/O 组 PLL 驱动相邻 I/O 内存条中的发射器通道，则必须在同一组内驱动至少一个发射器通道。
英特尔® Arria® 10 酷睿架构和通用 I/O 手册将被更新为对 LVDS 布局指南进行更新，如下所示：
I/O 组 PLL 只能在以下条件下驱动相邻 I/O 组的差分发射器通道：
- 该接口是一个跨多个 I/O 组的宽 LVDS SERDES 英特尔® FPGA IP发射器接口
- 启 用tx_outclock — 发射器有 22 条以上的通道
- 禁用tx_outclock — 发射器有 23 条以上的通道
- PLL 还在自己的 I/O 组中驱动至少一个发射器通道