文章 ID: 000094483 内容类型: 故障排除 上次审核日期: 2023 年 06 月 17 日

为什么在配置 8 位 FIFO 时，三速以太网英特尔® FPGA IP 10M/100M 速度失败？

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 三速以太网英特尔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于三速以太网英特尔® FPGA IP和 F-Tile 三速以太网英特尔® FPGA IP发射器出现问题，当仅针对 8 位 FIFO 配置 MAC 时，设计失败。

    解决方法

    此问题已在英特尔® Quartus® Prime Pro Edition 软件版本 23.1 中解决。

    相关产品

    本文适用于 11 产品

    英特尔® Agilex™ 7 FPGA 和 SoC FPGA
    Arria® II FPGA
    Arria® V FPGA 和 SoC FPGA
    英特尔® Arria® 10 FPGA 和 SoC FPGA
    Cyclone® IV FPGA
    Cyclone® V FPGA 和 SoC FPGA
    英特尔® Cyclone® 10 FPGA
    英特尔® MAX® 10 FPGA
    英特尔® Stratix® 10 FPGA 和 SoC FPGA
    Stratix® IV FPGA
    Stratix® V FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。