文章 ID: 000094408 内容类型: 故障排除 上次审核日期: 2023 年 10 月 31 日

为什么使用 QuestaSim 和 Questa*-英特尔® FPGA Edition 软件时，Serial Lite III Streaming 英特尔® FPGA IP 设计的 VHDL 模拟会失败？

环境

  • 英特尔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime 专业版软件 23.1 版存在一个问题，当使用最新版本的 QuestaSim 和 Questa*-英特尔® FPGA Edition 软件时，您可能会观察到英特尔® Stratix® 10 L/H-tile 设备的标准时钟模式的 Serial Lite III Streaming 英特尔® FPGA IP 设计存在 VHDL 仿真失败。

    解决方法

    要避免此模拟失败，您可以使用以前的 Questa 模拟器版本 2022.1。

    此问题将在未来的 英特尔® Quartus® Prime 专业版软件版本中修复。

    相关产品

    本文适用于 5 产品

    英特尔® Stratix® 10 AX SoC FPGA
    英特尔® Stratix® 10 GX FPGA
    英特尔® Stratix® 10 MX FPGA
    英特尔® Stratix® 10 SX SoC FPGA
    英特尔® Stratix® 10 TX FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。