文章 ID: 000094233 内容类型: 错误讯息 上次审核日期: 2025 年 06 月 04 日

严重警告 （19519）：可重配置分区 “*” 中寄存器 “*|dcfifo_component|auto_generated|wrptr_g[5]” 上的实例赋值 POWER_UP_LEVEL 将被忽略。在部分重新配置期间不保证初始条件

环境

    英特尔® Quartus® Prime Pro Edition
    FIFO 英特尔® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

由于 Quartus® Prime Pro Edition 软件 22.4 及更早版本存在一个问题，在将 FIFO IP 包含在部分重配置 （PR） 设计分区中时，您可能会看到此严重警告。

解决方法

只要 DCFIFO 或 SCFIFO IP 实例的重置端口（aclr 或 sclr）已启用，并且在设计分区进入用户模式之前断言了此重置，就可以安全地忽略此警告。

该问题计划在 Quartus® Prime Pro Edition 软件的未来版本中解决。

相关产品

本文适用于 3 产品

英特尔® Stratix® 10 FPGA 和 SoC FPGA
英特尔® Arria® 10 FPGA 和 SoC FPGA
英特尔® Cyclone® 10 GX FPGA

1

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。