文章 ID: 000094225 内容类型: 故障排除 上次审核日期: 2023 年 05 月 09 日

为什么启用时间戳的英特尔 Agilex® 7 FPGA的三速以太网英特尔® FPGA IP和“10/100/1000Mb 以太网 MAC”内核变体的时间戳接口信号不会导出?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 三速以太网英特尔® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    适用于英特尔 Agilex 7 FPGA® E-Tile 和 F-Tile(带“10/100/1000Mb 以太网 MAC”内核变体)的三速以太网英特尔® FPGA IP不支持精确时间协议 (PTP) 配置。

    由于英特尔® Quartus® Prime 专业版软件 22.3 和 22.4 版出现问题, 适用于英特尔 Agilex® 7 E-Tile 和 F-Tile 的三速以太网英特尔® FPGA IP,其内核变体为“启用内部 FIFO”选项时,在 GUI 中错误显示“启用内部 FIFO”选项。此行为并非旨在实现,并且生成的 RTL 文件不支持 PTP 操作。

    解决方法

    您不应生成设计中启用了“启用时间戳”选项的“10/100/1000Mb 以太网 MAC”内核变体。

    此问题已在英特尔® Quartus® Prime Pro Edition 软件版本 23.1 中解决。

    相关产品

    本文适用于 1 产品

    英特尔® Agilex™ FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。