文章 ID: 000094084 内容类型: 错误讯息 上次审核日期: 2023 年 12 月 01 日

错误 (21842): 由于设计中使用的 IP 组件具有冲突的设置,因此无法生成支持逻辑

环境

  • 英特尔® Quartus® Prime Pro Edition
  • OS Independent family

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    当 F-tile PMA/FEC Direct PHY 英特尔® FPGA IP设置 PMA 接口宽度=10 和 F-tile 接口 FIFO=相位补偿模式时,您可能会在支持的逻辑生成步骤中看到此错误。根据表24。F-tile 架构中的 PMA 直接模式支持以及 PMA 和 FEC 直接 PHY IP 用户指南,当 PMA 调制=NRZ、PMA 模式=FGT、时钟模式=PMA 时钟、双宽/单宽=SW、PMA 接口宽度=10 和 F-tile 接口 FIFO 时,寄存器模式应为寄存器模式。
    由于英特尔® Quartus® Prime Pro Edition 软件 22.4 及更早版本存在一个问题,在 F-Tile PMA/FEC Direct PHY 英特尔 FPGA IP中进行此类设置时不会生成错误消息。

    解决方法

    此问题已在英特尔® Quartus® Prime 专业版软件版本 23.2 中修复。

    相关产品

    本文适用于 2 产品

    英特尔® Agilex™ F 系列 FPGA 和 SoC FPGA
    英特尔® Agilex™ 7 FPGA 和 SoC FPGA I 系列

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。