文章 ID: 000093986 内容类型: 故障排除 上次审核日期: 2024 年 11 月 15 日

使用 ALTMULT_COMPLEX FPGA IP 的 VHDL 文件时是否存在语法错误?

环境

    英特尔® Quartus® Prime 标准版
    ALTMULT_COMPLEX 英特尔® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

由于 Quartus® Prime Standard Edition 软件 22.1 及更早版本存在问题,为 ALTMULT_COMPLEX FPGA IP 生成的 VHDL 文件 <ip_variation_name>.vhd 包含语法错误。

无法使用 VHDL 语言生成的 IP 文件。

解决方法

作为解决方法,用户应使用 Verilog HDL 语言生成 IP。

相关产品

本文适用于 7 产品

英特尔® Cyclone® 10 LP FPGA
英特尔® MAX® 10 FPGA
Cyclone® IV FPGA
Cyclone® V FPGA 和 SoC FPGA
Arria® II FPGA
Arria® V FPGA 和 SoC FPGA
Stratix® V FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。