文章 ID: 000093930 内容类型: 故障排除 上次审核日期: 2023 年 04 月 11 日

为什么在使用 F-Tile PMA/FEC Direct PHY 多速率英特尔® FPGA IP时tx_ready卡低？

环境

  • 英特尔® Quartus® Prime Pro Edition
  • L-Tile H-Tile 收发器原生 PHY 英特尔® Stratix® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    在启用了光纤通道 RSFEC 的情况下使用 F-Tile PMA/FEC Direct PHY 多速率英特尔® FPGA IP时，您可能会看到tx_ready卡在触发tx_reset后低。

    解决方法

    尽管在使用带光纤通道模式的 RSFEC 时不需要校准标记。您仍必须通过统计 tx_clkout 周期来完成 SRC 的握手，从而提供 tx_am_gen_2x_ack 。握手完成后 ，tx_ready 将高高在上。本说明将更新为进一步发布的 F-tile 架构和 PMA 以及 FEC Direct PHY IP 用户指南。

    相关产品

    本文适用于 1 产品

    英特尔® Agilex™ FPGA 和 SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。