文章 ID: 000093786 内容类型: 错误讯息 上次审核日期: 2023 年 05 月 03 日

错误：Verilog 生成器失败。有关详细信息，请参阅 smc_fpga_dev.prj/main_e14d5d_2e367c.log。llvm-foreach

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

由于 DevCloud 环境中的英特尔® OneAPI 版本 2022.3 出现问题，当您运行基于属性 -Xprofile 的编译时，可能会在后端配置文件传递中看到此错误。

解决方法

要解决 Devcloud 中的这一问题，请按照以下步骤操作：

  1. 关闭 -Xprofile 标志（在您的 Makefile 语中用句子表示：dpcpp -fintelfpga -Xsboard=intel_s10sx_pac：pac_s10 -Xspointware -Xsprofile -fsycl-link=image main.cpp -o smc_fpga_dev.a）
  2. 保存 您的 Makefile
  3. 再次编译

相关产品

本文适用于 1 产品

英特尔® 可编程设备

1

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。