文章 ID: 000093638 内容类型: 错误讯息 上次审核日期: 2024 年 05 月 06 日

当数据速率介于 16.3 Gbps 和 17.1 Gbps 之间时,为什么 F-Tile JESD204C Agilex™ 7 FPGA IP 设计示例生成会失败?

环境

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

由于 Quartus® Prime Pro Edition 软件版本 22.4 存在一个问题,当所有 PMA 速度等级设备的数据速率介于 16.3 Gbps 和 17.1 Gbps 之间时,您可能会看到 F-Tile JESD204C Agilex™ 7 FPGA IP 设计示例生成故障。

此问题的原因是内部锁相环 (PLL) 被选择为错误的模式。

解决方法

没有解决方法。

相关产品

本文适用于 1 产品

Intel Agilex® 7 FPGAs and SoC FPGAs

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。