文章 ID: 000093592 内容类型: 勘误 上次审核日期: 2024 年 01 月 29 日

为什么 E-Tile JESD204C 英特尔® FPGA IP 绑定设计示例在硬件连接期间不可靠?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 E-Tile 收发器 PMA 限制,E-Tile JESD204C 英特尔® FPGA IP 绑定设计示例在连接期间间歇性失效。失败将导致无法置位接收器端的同步标头锁定 (SH_LOCK) 或扩展多块锁定 (EMB_LOCK)。

    此问题是由 E-Tile PMA 限制引起的,其中在启用 E-Tile JESD204C 英特尔® FPGA IP中 E-Tile 收发器原生 PHY IP 的通道绑定和双倍宽度传输模式设置时,会出现 TX 纠偏错位。

    使用 E-Tile 收发器原生 PHY IP PMA Avalon®地址 0x9h 处的内存映射接口即可观察到此问题:

    • cfg_tx_deskew_sts[2](0x9位[4]) 显示“0”
    • cfg_tx_deskew_sts[1:0](0x9 位[3:2]) 显示不是“11”
    解决方法

    由于 E-Tile 收发器 PMA 的限制,无法再支持绑定模式选项。

    从 英特尔® Quartus® Prime 专业版软件 23.3 版开始,仅支持非绑定模式。


    相关产品

    本文适用于 4 产品

    英特尔® Agilex™ FPGA 和 SoC FPGA
    英特尔® Stratix® 10 DX FPGA
    英特尔® Stratix® 10 MX FPGA
    英特尔® Stratix® 10 TX FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。