文章 ID: 000093378 内容类型: 故障排除 上次审核日期: 2023 年 04 月 11 日

在端口 1 上启用了 PTP 的以太网多速率英特尔® FPGA IP时,为什么 RX 时间戳接口信号与数据包 RX 开始指示器不一致?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 接口
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime 专业版软件版本 22.4 出现问题,在端口 1 上启用了 PTP 的以太网多速率英特尔® FPGA IP不会将 RX 时间戳接口信号与数据包指示的 RX 开始表示对齐。此问题会影响以下重配置组配置:

    客户端接口:启用 PTP 的 MAC Avalon流接口

    PMA 类型

    重新配置组

    操作以太网模式配置文件

    受影响接口信号

    FGT

    100GE-2 可重新配置

    10/25GE-1

    有效的o_p1_ptp_rx_its [95:0] 不与o_rx_startofpacket保持一致[1]

    FHT

    100GE-2 可重新配置

    10/25GE-1

    有效的o_p1_ptp_rx_its [95:0] 不与o_rx_startofpacket保持一致[1]

    客户端接口:启用 PTP 的 MAC 分段

    PMA 类型

    重新配置组

    操作以太网模式配置文件

    受影响接口信号

    FGT

    100GE-2 可重新配置

    10/25GE-1

    有效的o_p1_ptp_rx_its [95:0] 与 SOP 不对齐,o_rx_mac_inframe[2]

    FHT

    200GE-2 可重新配置

    50GE-1

    有效的o_p1_ptp_rx_its [95:0] 与 SOP 不对齐,o_rx_mac_inframe[5:4]

    解决方法

    要解决此问题,您应该按 (5) 5) 10/25GE-1 配置文件的 RX 数据接口按 (5) i_clk_rx时钟 周期,或 (2) 50GE-1 配置文件的 i_clk_rx时钟 周期。

    这个问题从英特尔® Quartus® Prime Pro Edition 软件版本 23.1 开始修复。

    相关产品

    本文适用于 1 产品

    英特尔® Agilex™ FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。