文章 ID: 000093319 内容类型: 故障排除 上次审核日期: 2023 年 10 月 17 日

启用确定性延迟测量时,为什么 F-Tile 以太网 英特尔® FPGA Hard IP 设计示例会出现恢复时序错误?

环境

    英特尔® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

由于对于 F-Tile 以太网英特尔® FPGA Hard IP的英特尔® Quartus® Prime Pro Edition 软件版本 22.4 中存在一个问题,当启用确定性延迟测量选项并生成示例设计时,您可能会观察到恢复时序故障。

解决方法

要变通解决此问题,将以下代码添加到 eth_f_ip.sdc 文件中

eth_f_constraint_net_delay *\

*latency_measure_inst|async_pulse_gen_inst|async_pulse* \

2.2ns 1 0 0 0 1

eth_f_constraint_net_delay *\

*latency_measure_inst|async_pulse_gen_inst|cnt[*] \

2.2ns 1 0 0 0 1

此问题计划在 英特尔® Quartus® Prime 专业版软件的未来版本中修复。

s

相关产品

本文适用于 1 产品

英特尔® Agilex™ 7 FPGA 和 SoC FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。