说明
由于英特尔® Quartus® Prime Pro Edition 软件版本 22.4 存在一个问题，您可能会发现在以下配置下，F-Tile Serial Lite IV 英特尔® FPGA IP 设计的仿真将失败：
- OPN：Intel Agilex® OPN 以后缀 VR0、VR1 和 VR2 结尾的 F-tile 设备
- 模拟模式：Slowsim
- PMA 调制类型：NRZ
- PMA 类型：FGT
- PMA 数据速率：17.4 Gbps
- PMA 模式：TX/RX
- PMA 通道数：>=14
这个问题是由于仿真模型产生的时钟频率与预期频率有很高的偏差，这会导致 FIFO 空或 FIFO 溢出。
解决方法
要变通解决此问题，您可以采用以下两种方法：
- 更改 OPN：Intel Agilex®带有前缀 VR3 和 AA 的 OPN 的 F-tile 设备。
- 将模拟模式从 Slowsim 更改为 Fastsim。
此问题计划在 英特尔® Quartus® Prime 专业版软件的未来版本中修复。