为什么在Intel Agilex® 7 FPGA设备的 F-Tile 上实施的三速以太网英特尔® FPGA IP内发生时序违规？

由于英特尔® Quartus® Prime Pro Edition 软件 22.3 及更早版本存在问题，您可能会在Intel Agilex® 7 FPGA设备 F-Tile 上实施的三速以太网英特尔® FPGA IP内的以下路径上看到时序违规：

从节点： i_ptp|eth_tse_0|i_tse_pcs_0|alt_mge_pcs20_inst|enc20|enc0|eout_dat[0]
至节点： phymac_100g_ftile_auto_tiles|z1577a_x0_y166_n0|hdpldadapt_tx_chnl_23~pld_tx_clk1_dcm.reg

从节点： phymac_100g_ftile_auto_tiles|z1577a_x0_y166_n0|hdpldadapt_rx_chnl_23~pld_rx_clk1_dcm.reg
至节点 ： i_ptp|eth_tse_0|i_tse_pcs_0|alt_mge_pcs20_inst|rx_datain_reg_sc[5]

对于英特尔® Quartus® Prime Pro Edition 软件版本 22.3，可提供修补程序来修复此问题。通过以下链接下载并安装补丁 0.25：

• 英特尔® Quartus® Prime Pro Edition 软件 v22.3 补丁 0.25 Windows （.exe）
• 英特尔® Quartus® Prime Pro Edition 软件 v22.3 补丁 0.25 Linux 版 （.run）
• 英特尔® Quartus® Prime Pro Edition 软件 v22.3 补丁 0.25 的自述文件 （.txt）

从 Prime 专业版软件版本 22.4 开始英特尔® Quartus®此问题已修复。