文章 ID: 000093085 内容类型: 错误讯息 上次审核日期: 2022 年 12 月 01 日

警告 (332060):节点: <path>|csr_control_data_reg[0] 被确定为时钟,但未进行相关的时钟分配。</path>

环境

  • 英特尔® Quartus® Prime 设计软件
  • ASMI 并行 II 英特尔® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime 专业版和标准版软件存在限制,当使用 英特尔® Arria® 10 设备或英特尔® Cyclone® 10 GX 设备时,ASMI Parallel II 英特尔® FPGA IP中可能会显示“csr_control_data_reg [0]”寄存器为无约束时钟。

    解决方法

    可以安全地忽略此警告 ,“csr_control_data_reg [0]” 不是时钟。

    相关产品

    本文适用于 2 产品

    英特尔® Cyclone® 10 GX FPGA
    英特尔® Arria® 10 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。