说明
DFI 兼容的自定义 DDR4 控制器 IP 不具备与 DDR4 控制器 IP 英特尔® FPGA相同的 IO 引脚。请按照解决方案操作，使用符合 DFI 标准的自定义 DDR4 控制器 IP 和 英特尔® FPGA DDR4 仅限 PHY 的 IP 来实施 DDR4 EMIF 接口。
解决方法
RAS/CAS/WE 信号使用每个 DDR4 协议的 ACT 信号与地址信号 A[16：14] 进行多路复用。AFI 总线提供对这些引脚的原始访问。
客户需要使用一些小的自适应逻辑：在ACT_N较低时，以及ACT_N高时，将对应 A[16：14] 的 AFI 信号映射到 A[16：14]至DFI_ADDRESS信号。