文章 ID: 000092967 内容类型: 错误讯息上次审核日期: 2025 年 05 月 07 日

错误：（vopt-3373）将部分选择 [3：4] 转换为“data_out”[3：0] 的范围颠倒

环境

错误 ID: 15012012794

Quartus 版本

英特尔® Quartus® Prime Pro Edition

已找到版本: 22.3 已修复版本: No plan to fix

FPGA 知识产权

面向并行接口英特尔® Arria® 10 FPGA IP 的 PHY Lite

已找到版本: 19.3

BUILT IN - ARTICLE INTRO SECOND COMPONENT

说明

由于 Quartus® Prime Pro Edition 软件 22.3 及更早版本中存在一个问题，在并行接口 IP 的 PHY Lite 示例设计仿真期间，当引脚宽度设置为 4 时，您可能会看到以下错误消息。

错误：。。/../ip/ed_sim/ed_sim_mem_0/altera_phylite_agent_191/sim/phylite_agent.sv（260）：（vopt-3373）将部分选择 [3：4] 到“data_out”[3：0] 的范围颠倒。

# ** 错误（可抑制）： ../../ip/ed_sim/ed_sim_mem_0/altera_phylite_agent_191/sim/phylite_agent.sv（260）：（vopt-2957）部分选择进入“data_out”的 LSB 4 越界。

解决方法

目前，此问题没有解决方法。引脚宽度为 4 或更小表示此问题，但引脚宽度为 5 即可。