文章 ID: 000092849 内容类型: 错误讯息 上次审核日期: 2024 年 12 月 07 日

为什么在面向 Windows* 的 Quartus® Prime Standard Edition 软件版本 22.1 中Arria®10 EMIF IP 示例设计生成失败?

环境

    英特尔® Quartus® Prime 标准版
    英特尔® FPGA 仿真工具
    外部内存接口英特尔® Arria® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

关键问题

说明

由于面向 Windows* 的 Quartus® Prime Standard Edition 软件 22.1 及更高版本中存在问题,Arria® 10 FPGA EMIF IP 示例设计生成将失败,并显示以下错误消息:

“错误:emif_0:生成仿真示例设计时发生错误。有关详细信息,请参阅make_sim_design_errors.log。

“错误:无法生成示例设计<设计名称>到:<示例设计目录>”

“生成示例设计:完成但有错误”

解决方法

在仿真 10 EMIF IP 示例设计生成期间英特尔® Arria®可以放心地忽略遇到的错误。生成 ModelSim-Altera® 版软件和 Aldec® Riviera-PRO™ 的仿真文件集,并包含成功运行仿真的相关设计文件。

其他信息:

该问题计划在 Quartus® 标准版软件 23.1 版中修复。

相关产品

本文适用于 1 产品

英特尔® Arria®

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。