文章 ID: 000092820 内容类型: 故障排除 上次审核日期: 2024 年 05 月 20 日

使用 PCI Express 的可扩展交换机FPGA IP 时，为什么在仿真中 CFGRd TLP 目标到上游端口的完成数据值始终为零？

环境

  • 英特尔® Quartus® Prime Pro Edition

    • OS Independent family

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 Quartus® Prime Pro Edition 软件 22.3 及更早版本存在问题，在仿真中，CFGRd 目标到 swith 上游端口配置空间的完成数据始终为零。

    解决方法

    要变通解决此问题，请通过以下步骤手动编辑文件中的内存初始化文件 （MIF） 路径目录：

    1. 打开 文件 <project_directory>/ip/switch_upstream_port/switch_upstream_port_intel_pcie_sep_ptile_top_0/synth/switch_upstream_port_intel_pcie_sep_ptile_top_0.v。
    2. 改变的。MIF_DIRECTORY带有项目路径和 MIF 位置的参数，例如：

    .MIF_DIRECTORY （“<project_directory>/IP/switch_upstream_port/ switch_upstream_port_intel_pcie_sep_ptile_top_0/intel_pcie_sep_ptile_top_211/synth/sep/mif”），

    相关产品

    本文适用于 1 产品

    英特尔® Agilex™ F 系列 FPGA 和 SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。