说明
由于英特尔® Quartus® Prime Pro Edition 软件版本 22.3 中存在问题，F-Tile CPRI PHY 英特尔® FPGA IP设计示例文件 cpriphy_ftile_hw.v 的 RTL 代码存在问题。从复位释放英特尔® FPGA IP ninit_done的复位状态信号未连接到 F-Tile CPRI PHY 英特尔 FPGA IP 复位端口。因此，重置信号在硬件运行期间不会生效。
解决方法
您可以将ninit_done和init_done信号添加到 dut_wrapper 模块下的 i_reconfig_reset、i_rest_n、i_tx_rst_n 和 i_rx_rst_n cpriphy_ftile_hw.v 文件。
.i_reconfig_reset （i_reconfig_reset | ninit_done）， //活跃高电平
.i_rst_n （i_rst_n[cpriphy_inst] & init_done ），
.i_tx_rst_n （i_tx_rst_n[cpriphy_inst] & init_done ），
.i_rx_rst_n （i_rx_rst_n[cpriphy_inst] & init_done ），
从英特尔® Quartus® Prime 专业版软件版本 22.4 开始，此问题已修复。