说明
F-Tile 动态重构套件英特尔® FPGA IP用户指南版本：2022.09.26 及更早版本缺少 Nios® CPU 子系统的仿真时钟要求。
如果频率范围见表7。 i_cpu_clk输入遵循时钟信号;断言 TX/rx_reset 后，模拟中的 IP 将无法断言 TX/rx_reset_ack。
- 禁用 “启用 ECC 保护 ”时频率为 100-250 MHz。
- 启用 ECC 保护 时频率为 100 到 200 MHz。
解决方法
将 F-Tile 动态重构套件 英特尔® FPGA IP 的i_cpu_clk引脚连接到 100GHz 时钟，仅用于模拟。这将加快 F-Tile 动态重构套件英特尔® FPGA IP模拟，并且 tx/rx_reset_ack 将被正确断言。
没有针对此问题的计划硬件修复。用户指南提到了模拟时钟信号要求。