文章 ID: 000092786 内容类型: 故障排除 上次审核日期: 2022 年 12 月 14 日

为什么在使用 PCI Express* 的 P-Tile Avalon®流英特尔® FPGA IP时出现删除时序违规?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 接口
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime Pro Edition 软件版本 22.2 出现问题,在使用 PCI Express* 的 P-Tile Avalon®流英特尔® FPGA IP时,可能会看到 “*|intel_pcie_ptile_ast_0|soft_logics|rst_ctrl|p*_reset_status_s_q” 中的删除时序违规。

    解决方法

    这一问题英特尔® Quartus® Prime 专业版软件 22.3 版和开启版中得到了解决。

    相关产品

    本文适用于 2 产品

    英特尔® Stratix® 10 DX FPGA
    英特尔® Agilex™ F 系列 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。