文章 ID: 000092775 内容类型: 错误讯息 上次审核日期: 2024 年 06 月 18 日

为什么我会看到多个警告“警告:NUMERIC_STD”。=“:检测到元值,在仿真 FIR II FPGA IP 内核时返回 FALSE”?

环境

    英特尔® Quartus® Prime 设计软件
    FIR II 英特尔® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

这些警告是在仿真期间发生的,原因是未初始化的数据计数器信号驱动了 FIR II FPGA IP 内核生成的文件 auk_dspip_avalon_streaming_source_hpfir.vhd。

解决方法

这些警告预计不会引起任何功能问题,因为在重置期间状态机被驱动到已知状态。

用户可以放心地忽略此警告。

该问题未计划在将来的 Quartus® Prime 软件版本中修复。

相关产品

本文适用于 10 产品

Cyclone® V FPGA 和 SoC FPGA
英特尔® Cyclone® 10 FPGA
英特尔® MAX® 10 FPGA
英特尔® Stratix® 10 FPGA 和 SoC FPGA
Stratix® IV FPGA
Stratix® V FPGA
Arria® II FPGA
Arria® V FPGA 和 SoC FPGA
英特尔® Arria® 10 FPGA 和 SoC FPGA
Cyclone® IV FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。