文章 ID: 000092684 内容类型: 产品信息和文件 上次审核日期: 2023 年 11 月 22 日

在并行闪存加载程序 （PFL） 英特尔® FPGA IP中使用正常模式或页面模式且闪存数据宽度为 32 时，估计配置时间的公式是什么？

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 并行闪存加载器英特尔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    在并行闪存加载程序英特尔® FPGA IP中使用正常模式或页面模式且闪存数据宽度为 32 时，请使用以下公式。

    解决方法

    Cflash=Caccess/4

    其他等式与表19所示的闪存数据宽度16的等式相同。 并行闪存加载器 英特尔® FPGA IP 用户指南中并行闪存加载器 （PFL） 的 FPP 和 PS 模式公式。

    相关产品

    本文适用于 5 产品

    英特尔® Agilex™ 7 FPGA 和 SoC FPGA
    英特尔® Arria®
    英特尔® Cyclone®
    英特尔® MAX® CPLD 和 FPGA
    英特尔® Stratix®

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。