说明
在 英特尔® Cyclone® 10 LP 内核结构和通用 I/O 手册 图 102 中。“FPP 配置时序波形”和图 104。“PS 配置时序波形”，从 nSTATUS 高到允许您在 DCLK 上首次崛起的边缘，需要最小的时间 tST2CK 规格。 此规定 DCLK 必须在该最低持续时间 （tST2CK） 内保持在 nSTATUS 高之前。
解决方法
在配置之前，DCLK 不能在 nSTATUS 高之前从低到高切换。nSTATUS 较高后，DCLK 必须在 tST2CK 规范定义的最低持续时间内保持较低持续时间。
如果 DCLK 在 nSTATUS 进入高位之前已经处于高状态，如果满足 tST2CK 规范，它可以从高状态过渡到低状态。