文章 ID: 000092606 内容类型: 故障排除 上次审核日期: 2022 年 11 月 07 日

为什么在 IO 列延迟寄存器通过片上调试端口英特尔® Arria® 10 FPGA IP 时读回不一致?

环境

  • 外部内存接口英特尔® Arria® 10 FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    从 IO 列引脚延迟寄存器读取一个值时,通过片上调试端口英特尔® Arria® 10 FPGA IP,在几百次读取中可能会获得另一个值。

    解决方法

    实验数据表明,在整个环境条件下,不正确的值可能会出现在高达 2% 的读取率。

    这样做的解决方法是读取寄存器 N 时间,并且仅在所有 N 样本均匹配时信任该值 - 如果出现不匹配,则应该重复另一轮读取。N 的价值应根据读取的假设可靠性而定。

    相关产品

    本文适用于 1 产品

    英特尔® Arria® 10 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。