文章 ID: 000092558 内容类型: 故障排除 上次审核日期: 2023 年 08 月 16 日

为什么 F-Tile 动态重配置套件 英特尔® FPGA IP 的设计示例无法在启用内部串行环回的硬件中运行?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime Pro Edition 软件版本 22.2 中存在一个问题,F-Tile 动态重构套件 英特尔® FPGA IP 的设计示例将无法在启用内部串行环回的硬件中正常运行。

    此问题将影响设计示例的所有 FGT 变体,无论知识产权 (IP) 类型如何。

    解决方法

    要在硬件中变通解决此问题,请首先执行以下步骤以确认设计示例在内部串行环回模式下运行:

    1.) 导航到 <示例设计目录>/hardware_test_design/hwtest/src。

    2.) 打开 parameter.tcl 文件并验证“环回模式”参数是否设置为 1,如下所示:

    设置loopback_mode 1

    3.) 如果参数未设置为 1,则设计示例在外部环回模式下运行,此解决方案不适用。如果参数设置为 1,则继续如下所示:

    4.) 导航到 <示例设计目录>/hardware_test_design/hwtest/tests

    5.) 对于以太网变体,请打开 ftile_eth_dr_test.tcl 文件。
    对于 CPRI 变体,请打开 ftile_cpri_dr_test.tcl 文件。
    对于直接 PHY 变体,请打开 ftile_dphy_dr_test.tcl 文件。
    无论变体如何,解决方法都保持不变。

    6.) 找到 更改 以下行:


    if {$loopback_mode == 1} {
    set_ilb $NUM_通道 1
    } else {
    #set_ilb $NUM_频道 0
    }



    if {$loopback_mode == 1} {
    set_ilb $NUM_CHANNELS 0
    }

    7.) 保存 文件。

    从英特尔® Quartus® Prime 专业版软件版本 22.4 开始,此问题已修复。

    相关产品

    本文适用于 2 产品

    英特尔® Agilex™ F 系列 FPGA 和 SoC FPGA
    英特尔® Agilex™ 7 FPGA 和 SoC FPGA I 系列

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。