F-Tile 动态重新配置套件的设计示例英特尔® FPGA IP未在启用内部串行回路的硬件中运行？

由于英特尔® Quartus® Prime 专业版软件版本 22.2 出现问题，F-Tile 动态重配置套件英特尔® FPGA IP的设计示例将无法在启用内部串行环回的硬件中正常运行。

无论知识产权 （IP） 类型如何，此问题都会影响设计示例的所有 FGT 变体。

要解决硬件中的这一问题，首先执行以下步骤以确认设计示例在内部串行环回模式下运行：

1.） 导航 至/hardware_test_design/hwtest/src。

2.） 打开 parameter.tcl 文件，并验证“环回模式”参数设置为 1，如下所示：

设置loopback_mode 1

3.） 如果参数未设置为 1，则设计示例在外部环回模式下运行，且此解决方案不适用。如果参数设置为 1，则继续，如下所示：

4.） 导航 至/hardware_test_design/hwtest/tests

5.） 对于以太网变体，打开 ftile_eth_dr_test.tcl 文件。
对于 CPRI 变体，打开 ftile_cpri_dr_test.tcl 文件。
对于 Direct Phy 变体，打开 ftile_dphy_dr_test.tcl 文件。
无论型号如何，变通方法保持不变。

6.） 找到 并 更改 以下行：

从
    如果 {$loopback_mode == 1} {
set_ilb $NUM_CHANNELS 1
} 其他 {
#set_ilb $NUM_CHANNELS 0
}
    
自
   如果 {$loopback_mode == 1} {
set_ilb $NUM_CHANNELS 0
}

7.） 保存 文件。

此问题计划在英特尔® Quartus® Prime Pro Edition 软件的未来发行版中修复。