文章 ID: 000092512 内容类型: 勘误 上次审核日期: 2023 年 09 月 04 日

为什么使用 Questa*-英特尔® FPGA 版仿真器时 F-tile 以太网 英特尔® FPGA Hard IP 设计示例仿真失败?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • Questa*-英特尔® FPGA 版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime 专业版软件版本 22.2、22.3 和 22.4 中存在一个问题,您可能会看到 F-tile 以太网英特尔® FPGA Hard IP设计示例仿真在使用 Questa*-英特尔® FPGA 版仿真器时卡在重置序列上。

    解决方法

    没有解决方法。您可以使用其他模拟器来运行模拟。例如,ModelSim* SE 或 QuestaSim*。

    此问题已在 英特尔® Quartus® Prime Pro Edition 软件版本 23.1 中修复。

    相关产品

    本文适用于 1 产品

    英特尔® Agilex™ 7 FPGA 和 SoC FPGA I 系列

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。