文章 ID: 000092450 内容类型: 故障排除 上次审核日期: 2023 年 08 月 16 日

为什么我的 F-tile 以太网 英特尔® FPGA Hard IP 的多实例设计示例无法间歇性地实现链路?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime Pro Edition 软件版本 22.3 中存在一个问题,F-tile 以太网英特尔® FPGA Hard IP的多实例设计示例的重置逻辑未正确执行。这会导致在设计示例初始启动时出现间歇性链路故障。无论 IP 变体如何,所有多实例设计示例都存在此问题。

    解决方法

    要变通解决此问题,请执行以下步骤:

    1. 导航到 <design example name>/hardware_test_design/ 目录。
    2. 打开 eth_f_hw.v 文件。这是设计示例的顶层。
    3. 更改 以下行:

    从:

    分配 rst_n[i] = ARST;

    自:

    分配 rst_n[i] = source_rst_n;

    1. 编译 设计示例。

    从英特尔® Quartus® Prime 专业版软件版本 22.4 开始,此问题已修复。

    相关产品

    本文适用于 1 产品

    英特尔® Agilex™ 7 FPGA 和 SoC FPGA I 系列

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。