说明
由于 英特尔 Agilex® 7 SoC FPGA U-boot-spl（u-boot-socfPGA-v2022.01）出现问题，当使用半速率转换器 （HRC） 开启和启用季度速率时，您可能无法访问所有 HPS DDR 空间。 例如，如果 HPS EMIF 是 2GB 配置，HPS 只能在 2GB 的前半部分访问，而 2GB 的后半部分对前半部分来说只是一个别名。
解决方法
要解决此问题，您需要更改 u-boot-socfPGA/drivers/ddr/altera/sdram_agilex.c （81） 中的源代码
update_value |= （hmc_readl（白金，CTRLCFG3） &0x4）;
自
update_value |= 0x4;
其他信息：
此问题计划在 u-boot-spl 的未来版本中修复。